



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **11040677 A**(43) Date of publication of application: **12 . 02 . 99**

(51) Int. Cl.


H01L 21/82
G06F 17/50
(21) Application number: **09209875**(71) Applicant: **NEC CORP**(22) Date of filing: **18 . 07 . 97**(72) Inventor: **TAWADA SHIGEYOSHI**
(54) SYSTEM AND METHOD FOR IMPROVING
CROSSTALK ERROR
(57) Abstract:

PROBLEM TO BE SOLVED: To reduce man-how bar design by automatically improving and removing crosstalk errors.

SOLUTION: In this system, operating timing of each network is detected from the result of path delay analysis, crosstalk analysis is carried out considering the overlap between the operating timings of a tested network and an adjacent network, and a delay gate, in which the crosstalk error can be improved and the delay error is not generated, is inserted by delay gate inserting means 100 into the adjacent network having the timing overlap with the tested network wherein the detected crosstalk error is generated, or into the network on the path to which the adjacent network belongs. Then, the inserted delay gate is disposed by delay gate disposing means at a position on the path where the crosstalk error of the tested network can be improved, and rewiring of the network divided by and rewiring of the network influenced by the insertion and the disposition of the delay gate are carried out by incremental wiring means 111 to automatically improve

the crosstalk error.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-40677

(43)公開日 平成11年(1999) 2月12日

(51)Int.Cl.⁸

識別記号

F I

H 0 1 L 21/82

H 0 1 L 21/82

W

G 0 6 F 17/50

G 0 6 F 15/60

6 5 8 V

H 0 1 L 21/82

C

審査請求 有 請求項の数7 F D (全 17 頁)

(21)出願番号

特願平9-209875

(22)出願日

平成9年(1997) 7月18日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 多和田 茂芳

東京都港区芝五丁目7番1号 日本電気株式会社内


(74)代理人 弁理士 加藤 朝道

(54)【発明の名称】 クロストークエラー改善方式及び方法

(57)【要約】

【課題】 クロストークエラーを自動で改善・除去し設計工数の削減を図る方式の提供。

【解決手段】 パス遅延解析結果から各ネットの動作タイミングを検出し、被検ネットと隣接ネットとの動作タイミングのオーバーラップを考慮したクロストーク解析を行い、検出されたクロストークエラーを起こしている被検ネットとタイミングオーバーラップのある隣接ネット或いは隣接ネットの属するパス上ネットに対しクロストークエラーを改善可能でかつパス遅延エラーを発生させないディレイゲートをディレイゲート挿入手段が挿入し、ディレイゲート配置手段が挿入されたディレイゲートをそのネットの経路上でかつ被検ネットのクロストークエラーを改善可能な位置に配置し、インクリメンタル配線手段がディレイゲートの挿入と配置によって分割されたネット及び影響を受けるネットの再配線を行い、自動でクロストークエラーを改善する。



【特許請求の範囲】

【請求項1】LSI、PWB等のレイアウト設計において、

回路を構成するブロック間の論理接続情報、
ブロックの配置結果やブロック間接続の配線結果の物理
情報、

遅延解析に必要なブロックの内部遅延や配線遅延計算用
パラメータ等の遅延ライブラリ情報、及び、

クロストーク解析に必要なクロストーク量計算用パラメ
ータ等のクロストーク解析用ライブラリ情報を入力する
論理／ライブラリ入力手段と、

回路の目標性能を規定するパスの遅延時間制限値（最小
遅延時間制限、最大遅延時間制限）を入力するパス遅延
制限値入力手段と、

回路の正常動作を保証するためのネットのクロストーク
量制限値を入力するクロストーク量制限値入力手段と、
全パスあるいは一部パスについての遅延解析を行うパス
遅延解析手段と、

前記遅延解析の結果から、該ネットを経由する全てのパス
について、クロック入力時点から該ネットへ信号が伝
搬するまでの最小／最大時間、すなわちネットのスイ
ッチング動作の起こる可能性のある時間を求めるネット動
作タイミング検出手段と、

全ネットあるいは一部ネットについて、そのネット
（「被検ネット」という）と被検ネットの配線に隣接す
る配線を持つネット（「隣接ネット」という）との動作
タイミングのオーバーラップを検出するタイミングオー
バーラップ検出手段と、

クロストーク解析用ライブラリ情報を用いて、前記タイ
ミングオーバーラップ検出手段で検出されたタイミング
オーバーラップのある隣接ネットから被検ネットへのク
ロストーク量を計算し、クロストークエラーを起こして
いるネットを検出するクロストーク解析手段と、

前記クロストーク解析手段によるクロストーク解析で検
出されたクロストークエラーを起こしている被検ネット
とタイミングオーバーラップのある隣接ネットあるいは
隣接ネットの属するパス上のネットに対して、被検ネッ
トとのタイミングオーバーラップを無くして、クロスト
ーク量を削減するか、あるいはクロストークエラーの解
消が可能であるというように、クロストークエラーを改
善可能で、かつ、該隣接ネットの属するパスの遅延時間
制限を満足可能な1つ以上のディレイゲートを挿入する
ディレイゲート挿入手段と、

前記ディレイゲート挿入手段により隣接ネットあるいは
隣接ネットの属するパス上のネットに挿入されたディレ
イゲートを、該ネットの実配線結果の経路上もしくはそ
の近傍の配置可能な場所で、かつ被検ネットのクロスト
ークエラーの改善可能な位置に配置するディレイゲート
配置手段と、

前記ディレイゲートの挿入と配置によって分割されたネ

ットの配線、および、前記ディレイゲートの挿入と配置
によって影響を受ける、他のネットの配線について、再
配線を行うインクリメンタル配線手段と、

配置配線結果を出力する出力手段と、
前記各手段を制御する制御手段と、
を含むことを特徴とするクロストークエラー改善方式。

【請求項2】請求項1記載のクロストークエラー改善方
式において、

前記論理／ライブラリ入力手段、パス遅延制約入力手
段、ネット動作タイミング検出手段、タイミングオーバ
ーラップ検出手段、クロストーク量制限値入力手段、パス
遅延解析手段、クロストーク解析手段、ディレイゲート
挿入手段、インクリメンタル配線手段、出力手段、制
御手段を有し、

前記ディレイゲート挿入手段により挿入されたディレイ
ゲートを、クロストークエラーの改善可能な位置に配置
する場合に、その対象配置位置に他のブロックが存在し
ても近傍の配置可能位置を探すのではなく、配置エラー
を許して重ねて配置する中継バッファ配置手段と、

前記ディレイゲート配置手段により配置されたディレイ
ゲートが配置エラーを起こしている場合に、その重なり
を除去するようにブロックの配置をずらす配置エラー除
去手段と、

を有することを特徴とするクロストークエラー改善方
式。

【請求項3】前記ディレイゲートのかわりに、ディレイ
インバータゲート2段を1組として選択、挿入、配置、
配線することを特徴とする請求項1、又は2記載のクロ
ストークエラー改善方式。

【請求項4】請求項1記載のクロストークエラー改善方
式において、論理／ライブラリ入力手段、パス遅延制約
入力手段、ネット動作タイミング検出手段、タイミング
オーバーラップ検出手段、クロストーク量制限値入力手
段、パス遅延解析手段、クロストーク解析手段、出力手
段、制御手段を有し、

被検ネットとタイミングにオーバーラップのある隣接ネ
ットのうち、被検ネットと常に同方向に信号変化（スイ
ッチング）する隣接ネットを検出する、同方向ネット検
出手段と、

前記同方向ネット検出手段で検出された隣接ネットに対
して、2個のインバータゲートを挿入するインバータゲ
ート挿入手段と、

前記インバータゲート挿入手段により隣接ネットに挿入
されたインバータゲートを、そのネットの実配線結果の
経路上で被検ネットとの実配線平行配線区間の始点／終
点となる位置もしくはその近傍の配置可能な場所に配置
するインバータゲート配置手段と、

前記インバータゲートの挿入と配置によって分割された
ネットの配線および、インバータゲートの挿入と配線に
よって影響を受ける、すなわち、例えば配線ショート等

の設計規則エラーを起こす、他のネットの配線について再配線を行うインクリメンタル配線手段と、有することを特徴とするクロストークエラー改善方式。

【請求項5】請求項4記載のクロストークエラー改善方式において、前記論理／ライブラリ入力手段、パス遅延制約入力手段、ネット動作タイミング検出手段、タイミングオーバーラップ検出手段、クロストーク量制限値入力手段、パス遅延解析手段、クロストーク解析手段、同方向ネット検出手段、インバータゲート挿入手段、インクリメンタル配線手段、出力手段、制御手段を有し、前記インバータゲート挿入手段により隣接ネットに挿入されたインバータゲートを、そのネットの実配線結果の経路上で被検ネットとの実配線平行配線区間の始点／終点となる位置に配置する場合にその対象配置位置に他のブロックが存在しても近傍の配置可能位置をさがすのではなく配置エラーを許して重ねて配置するインバータゲート配置手段と、

前記インバータゲート配置手段により配置されたインバータゲートが配置エラーを起こしている場合に、その重なりを除去するようにブロックの配置をずらす配置エラー除去手段と、

有することを特徴とするクロストークエラー改善方式。

【請求項6】(a) パス遅延解析結果から各ネットの動作タイミングを検出し、被検ネットと隣接ネットとの動作タイミングのオーバーラップを考慮したクロストーク解析を行い、

(b) 検出されたクロストークエラーを起こしている被検ネットとタイミングオーバーラップのある隣接ネット或いは隣接ネットの属するパス上ネットに対しクロストークエラーを改善可能でかつパス遅延エラーを発生させないディレイゲートを挿入し、

(c) 挿入されたディレイゲートを該ネットの経路上でかつ被検ネットのクロストークエラーを改善可能な位置に配置し、

(d) ディレイゲートの挿入と配置によって分割されたネット及び影響を受けるネットの再配線を行う、ことを特徴とするクロストークエラー改善方法。

【請求項7】(a) パス遅延解析結果から各ネットの動作タイミングを検出し、被検ネットと隣接ネットとの動作タイミングのオーバーラップを考慮したクロストーク解析を行う処理、

(b) 検出されたクロストークエラーを起こしている被検ネットとタイミングオーバーラップのある隣接ネット或いは隣接ネットの属するパス上ネットに対しクロストークエラーを改善可能でかつパス遅延エラーを発生させないディレイゲートを挿入する処理、

(c) 挿入されたディレイゲートを該ネットの経路上でかつ被検ネットのクロストークエラーを改善可能な位置

に配置する処理、及び、

(d) ディレイゲートの挿入と配置によって分割されたネット及び影響を受けるネットの再配線を行う処理、の上記処理(a)～(d)をコンピュータで実行しクロストークの改善を行うプログラムを記録した記録媒体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、LSI、PWB（プリント配線板）等のクロストークエラー改善方式及び方法に関する。

【0002】

【従来の技術】本発明に関連する技術の公知文献として下記記載のものが参照される。

(1) 特開平7-135457号公報。

(2) 樹下行三（編者）、「論理装置のCAD」、情報処理学会、昭和56年3月20日発行、31～62ページ。

【0003】従来技術のレイアウト方式においては、配線ピッチが大きい場合、隣接配線によるクロストークの影響は考慮する必要がなかった。しかし、パターンの微細化に伴い配線ピッチが小さくなるにつれ、クロストークの影響は無視できなくなり、配置配線終了後に隣接配線によるクロストーク量を計算してクロストーク解析を行い、クロストークエラーを起こしているネット自体あるいはクロストークの原因となっている隣接ネットの配線パターンを人手修正していた。

【0004】あるいは、クロストークエラーを起こしそうな長いネットを発生しないように、予め人手で配置配線設計を適宜工夫したり、論理設計時に過剰に中継バッファを挿入しておいて、クロストークの影響を受け易い必要以上に長い配線が発生しないようにする等していた。

【0005】また配線設計において、各ネットの配線経路がある一定線長以上直線的に配線されないように、線長制御を行う自動配線手段を用いてクロストークエラーの発生を抑える手法も行われている。

【0006】

【発明が解決しようとする課題】しかしながら、上述した従来の方式は下記記載の問題点を有している。

【0007】第1の問題点は、クロストークエラー検出後に、当該ネットあるいは隣接ネットの配線結果を人手修正することが必要とされている、ということである。

【0008】その理由は、人手による配線修正工数が多大である上に、修正するネットの配線長そのものが長い場合、配線混雑の度合いによっては、配線修正だけではクロストークエラーを除去・改善しきれない場合があるためである。

【0009】第2の問題点は、クロストークエラーを起こさないように予め人手で配置配線設計を工夫することが必要とされる、ということである。

【0010】その理由は、人手配置配線作業に多大な工数を必要とするためと、論理設計段階から予めレイアウト（フロアプラン）を意識する必要がある、それが設計の制約となって、設計の困難さが増し、それによっても所要工数が増大するためである。

【0011】第3の問題点は、論理設計時に過剰に中継バッファを挿入することになる、ということである。

【0012】その理由は、論理修正に工数を要するためと、過剰な中継バッファがレイアウト収容性を悪化させたり、消費電力を増大させる、ためである。

【0013】第4の問題点としては、配線設計において各ネットの配線経路がある一定線長以上直線的に配線されないように線長制御を行う自動配線手段を用いてクロストークエラーの発生を抑える場合に生ずる問題がある。

【0014】すなわち、ネットの配線長そのものが長い場合配線混雑の度合いによっては、配線長制限だけではクロストークエラーを除去・改善しきれない場合があること、及び、必要以上に配線の折れ曲がりや迂回を発生してレイアウト収容性を悪化させるためである。

【0015】したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、クロストークエラーの検出に動作タイミングを考慮することにより、隣接ネットの中で被検ネットに影響する可能性のあるネットのみについてクロストーク量を計算することを可能とし、より精度の高いクロストークエラー改善を可能にする方式及び方法を提供することにある。

【0016】本発明の他の目的は、通常の配置配線を行ったレイアウト結果でクロストークエラーを起こしたネットについて、影響を及ぼしている隣接ネットあるいは隣接ネットの属するパス上のネットの配線経路の途中にディレイゲートを挿入してタイミングをずらすことによってクロストークエラーを自動改善することで、クロストークエラーの人手修正工数を削減する、クロストークエラー改善方式及び方法を提供することにある。

【0017】そして、本発明の更に別の目的は以下のようなものである。すなわち、ネットの配線経路修正のみでクロストークエラーを改善しようとしても、修正するネットの配線長そのものが長い場合には配線混雑の度合いによってはエラー除去・改善しきれない場合があるのに対して、ディレイゲートによる隣接ネットのタイミングをずらす方法では配線混雑部を避けて改善が行えるためクロストークエラー改善の可能性が広がる。

【0018】また、論理設計時に過剰に中継バッファを挿入しておくことによるレイアウト収容性の悪化や消費電力の増大を防ぐ。

【0019】そして、ネットの配線経路がある一定線長以上直線的に配線されないように線長制御を行う自動配線手段を用いる場合に問題となる、配線混雑領域でのクロストークエラーを除去・改善の限界の克服と必要以上

の配線の折れ曲がりや迂回によるレイアウト収容性の悪化の抑制を行う。

【0020】

【課題を解決するための手段】前記目的を達成するため、請求項1記載の本発明のクロストークエラー改善方式は、LSI、PWB等のレイアウト設計において、回路を構成するブロック間の論理接続情報、ブロックの配置結果やブロック間接続の配線結果の物理情報、遅延解析に必要なブロックの内部遅延や配線遅延計算用パラメータ等の遅延ライブラリ情報、クロストーク解析に必要なクロストーク量計算用パラメータ等のクロストーク解析用ライブラリ情報を入力する論理／ライブラリ入力手段と、回路の目標性能を規定するパスの遅延時間制限値を入力するパス遅延制限値入力手段と、回路の正常動作を保証するためのネットのクロストーク量制限値を入力するクロストーク量制限値入力手段と、全パスあるいは一部パスについての遅延解析を行うパス遅延解析手段と、前記遅延解析の結果からネットの動作タイミングを求めるネット動作タイミング検出手段と、全ネットあるいは一部ネットについてそのネット（被検ネットと呼ぶ）と被検ネットの配線に隣接する配線を持つネット（隣接ネットと呼ぶ）との動作タイミングのオーバーラップを検出するタイミングオーバーラップ検出手段と、クロストーク解析用ライブラリ情報を用いて前記タイミングオーバーラップ検出手段で検出されたタイミングオーバーラップのある隣接ネットから被検ネットへのクロストーク量を計算しクロストークエラーを起こしているネットを検出するクロストーク解析手段と、前記クロストーク解析手段によるクロストーク解析で検出されたクロストークエラーを起こしている被検ネットとタイミングオーバーラップのある隣接ネットあるいは隣接ネットの属するパス上のネットに対して被検ネットとのタイミングオーバーラップを無くしてクロストークエラーを改善可能でかつその隣接ネットの属するパスの遅延時間制限を満足可能な1つ以上のディレイゲートを挿入するディレイゲート挿入手段と、前記ディレイゲート挿入手段により隣接ネットに挿入されたディレイゲートをそのネットの実配線結果の経路上もしくはその近傍の配置可能な場所であつて被検ネットのクロストークエラーの改善可能な位置に配置するディレイゲート配置手段と、前記ディレイゲートの挿入と配置によって分割されたネットの配線および、ディレイゲートの挿入と配置によって影響を受ける（配線ショート等の設計規則エラーを起こす）他のネットの配線について再配線を行うインクリメンタル配線手段と、配置配線結果を出力する出力手段と、前記各手段の制御手段と、を有している。

【0021】また、請求項2記載の本発明のクロストークエラー改善方式は、請求項1の論理／ライブラリ入力手段、パス遅延制約入力手段、ネット動作タイミング検出手段、タイミングオーバーラップ検出手段、クロスト

ーク量制限値入力手段、パス遅延解析手段、クロストーク解析手段、ディレイゲート挿入手段、インクリメンタル配線手段、出力手段、制御手段と、ディレイゲート挿入手段により挿入されたディレイゲートをクロストークエラーの改善可能な位置に配置する場合にその対象配置位置に他のブロックが存在しても近傍の配置可能位置を探すのではなく配置エラーを許して重ねて配置する中継バッファ配置手段と、前記ディレイゲート配置手段により配置されたディレイゲートが配置エラーを起こしている場合にその重なりを除去するようにブロックの配置を

【0022】また、請求項3記載の本発明のクロストークエラー改善方式は、ディレイゲートのかわりにディレイインバータゲート2段を1組として選択、挿入、配置、配線することを特徴とする請求項1、2記載の各手段を有している。

【0023】また、請求項4記載の本発明のクロストークエラー改善方式は、請求項1の論理／ライブラリ入力手段、パス遅延制約入力手段、ネット動作タイミング検出手段、タイミングオーバーラップ検出手段、クロストーク量制限値入力手段、パス遅延解析手段、クロストーク解析手段、出力手段、制御手段と、被検ネットとタイミングにオーバーラップのある隣接ネットのうち被検ネットと常に同方向に信号変化（スイッチング）する隣接ネットを検出する同方向ネット検出手段と、前記同方向ネット検出手段で検出された隣接ネットに対して2個のインバータゲートを挿入するインバータゲート挿入手段と、前記インバータゲート挿入手段により隣接ネットに挿入されたインバータゲートをそのネットの実配線結果の経路上で被検ネットとの実配線平行配線区間の始点／終点となる位置もしくはその近傍の配置可能な場所に配置するインバータゲート配置手段と、前記インバータゲートの挿入と配置によって分割されたネットの配線およびインバータゲートの挿入と配置によって影響を受ける（配線ショート等の設計規則エラーを起こす）他のネットの配線について再配線を行うインクリメンタル配線手段と、を有している。

【0024】また、請求項5記載の本発明のクロストークエラー改善方式は、請求項4の論理／ライブラリ入力手段、パス遅延制約入力手段、ネット動作タイミング検出手段、タイミングオーバーラップ検出手段、クロストーク量制限値入力手段、パス遅延解析手段、クロストーク解析手段、同方向ネット検出手段、インバータゲート挿入手段、インクリメンタル配線手段、出力手段、制御手段と、前記インバータゲート挿入手段により隣接ネットに挿入されたインバータゲートをそのネットの実配線結果の経路上で被検ネットとの実配線平行配線区間の始点／終点となる位置に配置する場合にその対象配置位置に他のブロックが存在しても近傍の配置可能位置を探すのではなく配置エラーを許して重ねて配置するインバー

タゲート配置手段と、前記インバータゲート配置手段により配置されたインバータゲートが配置エラーを起こしている場合に、その重なりを除去するようにブロックの配置をずらす配置エラー除去手段と、を有している。

【0025】

【発明の実施の形態】本発明の実施の形態について以下に説明する。本発明は、その好ましい実施の形態において、パス遅延解析手段（図1の105）による遅延解析結果からネット動作タイミング検出手段（図1の106）が各ネットの動作タイミングを求め、タイミングオーバーラップ検出手段（図1の107）が各ネット（被検ネット）とその隣接ネットとの動作タイミングのオーバーラップを検出して、クロストーク解析手段（図1の108）がクロストーク解析用ライブラリ情報（図1の117）を用いてタイミングオーバーラップのある隣接ネットから被検ネットへのクロストーク量を計算してクロストークエラーを起こしているネットを検出し、ディレイゲート挿入手段（図1の109）がクロストークエラーを起こしている被検ネットとタイミングオーバーラップのある隣接ネットあるいは隣接ネットの属するパス上のネットに対してクロストークエラーを改善可能でかつその隣接ネットの属するパスの遅延時間制限を満足可能な1つ以上のディレイゲートをタイミングオーバーラップを無くすように挿入し、ディレイゲート配置手段

（図1の110）が挿入されたディレイゲートをそのネットの実配線結果の経路上もしくはその近傍の配置可能な場所であつて被検ネットのクロストークエラーの改善可能な位置に配置し、インクリメンタル配線手段（図1の111）がディレイゲートの挿入と配置によって分割されたネットの配線およびディレイゲートの挿入と配置によって影響を受ける（例えば配線ショート等の設計規則エラーを起こす）他のネットの再配線を行い、自動でクロストークエラーの改善ができるようにしたものである。本発明の実施の形態において、上記各手段は、例えばコンピュータで実行されるプログラムによって実現することができる。

【0026】本発明の第2の実施の形態においては、中継バッファ配置手段が挿入された中継バッファをクロストークエラーの改善可能な位置に配置する場合に、その対象配置位置に他のブロックが存在しても近傍の配置可能位置を探すのではなく、配置エラーを許して重ねて配置し、配置エラー除去手段（図15の1511）が配置された中継バッファが配置エラーを起こしている場合にその重なりを除去するようにブロックの配置をずらすことでより理想的な配置位置への中継バッファの配置が可能になり、より精度の高いクロストークエラーの改善が実現できる。

【0027】本発明の第2の実施の形態においては、ディレイゲート配置手段が挿入されたディレイゲートをクロストークエラーの改善可能な位置に配置する場合に、

その対象配置位置に他のブロックが存在しても近傍の配置可能位置を探すのではなく、配置エラーを許して重ねて配置し、配置エラー除去手段（図15の1511）が、配置されたディレイゲートが配置エラーを起こしている場合に、その重なりを除去するようにブロックの配置をずらすことで、より理想的な配置位置へのディレイゲートの配置が可能になり、より精度の高いクロストークエラーの改善が実現できる。

【0028】本発明の第3の実施の形態においては、ディレイゲートのかわりにディレイインバータゲート2段を1組として選択、挿入、配置、配線してクロストークエラーを改善する。

【0029】これらは、実際の配置配線結果を基に、信号の動作タイミングのオーバーラップを考慮してディレイゲート／ディレイインバータゲートの配置と付随するネットの配線を行うため精度の高いクロストークエラー改善が実現できる。

【0030】本発明の第4の実施の形態においては、同方向ネット検出手段（図18の1808）が被検ネットとタイミングにオーバーラップのある隣接ネットのうち被検ネットと常に同方向に信号変化（スイッチング）する隣接ネットを検出し、インバータゲート挿入手段（図18の1810）が検出された隣接ネットに対して2個のインバータゲートを挿入し、インバータゲート配置手段（図18の1811）がそれらディレイゲートをそのネットの実配線結果の経路上で被検ネットとの実配線平行配線区間の始点／終点となる位置もしくはその近傍の配置可能な場所に配置し、インクリメンタル配線手段

（図18の1812）がインバータゲートの挿入と配置によって分割されたネットの配線およびインバータゲートの挿入と配置によって影響を受ける（配線ショート等の設計規則エラーを起こす）他のネットの配線について再配線を行い、自動でクロストークエラーの改善ができる。

【0031】本発明の第5の実施の形態においては、インバータゲート配置手段が前記インバータゲート挿入手段により隣接ネットに挿入されたディレイゲートをそのネットの実配線結果の経路上で被検ネットとの実配線平行配線区間の始点／終点となる位置に配置する場合にその対象配置位置に他のブロックが存在しても近傍の配置可能位置を探すのではなく配置エラーを許して重ねて配置し、配置エラー除去手段が配置されたインバータゲートが配置エラーを起こしている場合にその重なりを除去するようにブロックの配置をずらすので、より理想的な配置位置へのインバータゲートの配置が可能になり、より精度の高いクロストークエラーの改善が実現できる。

【0032】これらは、実際の配置配線結果を基に、信号の動作タイミングのオーバーラップと、信号の変化方向を考慮してディレイゲート／ディレイインバータゲートの配置と付随するネットの配線を行うため精度の高い

クロストークエラー改善が実現できる。

【0033】

【実施例】図1に本発明の一実施例のクロストークエラー改善方式のブロック図を示す。

【0034】図2に示すように、ゲート202、203、206、207、フリップフロップ201、204、205、208およびそれらのブロック間を接続するネット209～222から成る論理接続関係の一部分を例に説明する。この例は論理の一部を表しているが、配置配線処理は全体について行われるものとする。

【0035】従来のレイアウト手法を用いて配置配線処理を行った結果、例えば図3に示すような配置配線結果が得られたとする。従来手法では、クロストーク量制限値を特に考慮されていない。

【0036】一般に、あるネット（N）のクロストーク量（VN）は、そのネットに隣接する配線セグメント（j）との配線間容量（Cj）の総和（ $\sum Cj$ ）を引数とする単調増加関数（f）で表される。

【0037】

$$VN = f(\sum Cj) \quad \dots (1)$$

【0038】また、配線間容量は、ネットと配線セグメントとの隣接区間（Lj）に対して単調増加し、ネットと配線セグメントの隣接距離（Wj）に対して単調減少する関数（g）となる。隣接区間と隣接距離については、図4に示す。

【0039】

$$Cj = g(Lj, Wj) \quad \dots (2)$$

【0040】また、クロストークの影響を受けるには、隣接するネット（あるいは配線セグメント）が被検ネットと同時に同方向にスイッチングするときのみである。

【0041】したがって、あるネットのクロストーク量を減少させるには、

- ・ 隣接する配線セグメントそのものを減らすこと、
- ・ 隣接する配線セグメントの隣接区間を短くすること、
- ・ 配線セグメントとの隣接距離を長くすること、および、

・ 隣接するネット（あるいは配線セグメント）が同時に同方向にスイッチングしないようにする、ことが必要となる。

【0042】説明を簡単にするために、式（1）、（2）を以下のような単純な式で近似する。

【0043】

$$f(\sum Cj) = \beta \cdot \sum Cj \quad \dots (3)$$

$$g(Lj, Wj) = \gamma \cdot Lj / Wj \quad \dots (4)$$

（ β 、 γ は係数）

【0044】すなわち、VNは $\sum Cj$ に正比例、CjはLjに正比例しWjに反比例するとする。するとクロストーク量は以下の式になる。

【0045】

【数1】

$$VN = \beta \cdot \sum C_j = \beta \cdot \sum (\tau \cdot L_j / W_j) \\ = \alpha \cdot \sum (L_j / W_j) \quad (\alpha, \beta, \tau \text{は係数 } \alpha = \beta \cdot \tau) \quad \dots (5)$$

【0046】図3の例で、1マスの辺の長さを縦横とも1とし、隣接距離が3以内の配線セグメントとの間で配線間容量を求める必要があるとする。またネット211の配線結果301に隣接する配線セグメント303、304、305、307、308、310のすべてがネット211と同時に同方向にスイッチングする可能性があるとする。

【0047】すなわち、図5に示すように動作タイミン

V211

$$= \alpha \cdot (L303/W303 + L304/W304 + L305/W305 + L307/W307 + L308/W308 + L310/W310) \\ = \alpha \cdot (3/1 + 16/2 + 11/1 + 3/8 + 14/1 + 11/1) \\ = 48\alpha \quad \dots (6)$$

【0049】ここで、ネットのクロストーク量制限値が例えば 40α であるとする、ネット211はクロストークエラーを起こしていることになる。

【0050】本実施例のクロストークエラー改善方式では、制御手段101の制御のもとに以下に記載のように各手段は実行される。

【0051】図1を参照すると、まず論理/ライブラリ入力手段102がブロック間の論理接続情報113、ブロックの配置結果やブロック間接続の配線結果等の物理情報114および配置配線結果情報119、遅延解析に必要なブロックの内部遅延や配線遅延計算用パラメータ等の遅延ライブラリ情報115、クロストーク解析に必要なクロストーク解析用ライブラリ情報117を入力する。入力された各情報は、各手段によって参照/更新される。配置配線結果としては、例として従来手法でレイアウトされた図3に示す結果が入力される。

【0052】その後、パス遅延制限値入力手段103が各パスの遅延制限値情報116を、クロストーク量制限値入力手段103が各ネットのクロストーク量制限値118を入力する。ここでは、前述したように、ネット211のクロストーク量制限値として 40α が入力される。

【0053】次に、パス遅延解析手段105が全パスの遅延解析を行う。その結果にしたがって、ネット動作タイミング検出手段106が、全ネットについてネットの動作タイミングを求める。ネットの動作タイミングとは、そのネットを経由する全てのパスについて始点となるフリップフロップにクロック信号が入力される時刻を0として、信号が伝搬してそのネットの出力端子に信号が到着するまでの時間（最小時間）と、そのネットの入力端子に到着するまでの時間（最大時間）の範囲であり、そのネットのスイッチング動作が起こる可能性のある時間を表す。

【0054】図5において、クロストーク量を表すグラフの横方向の範囲がネット（図ではネットを構成する配線セグメントで定義している）の動作タイミングを表し

* グにオーバーラップがあるとなると、ネット211が受けるクロストーク量の最大値は、隣接配線セグメント303、304、305、307、308、310との間の配線間容量の和を、次式(6)に代入して、以下のように求められる。

【0048】

【数2】

ている。

【0055】再び、図1を参照すると、クロストーク解析手段108が、各ネットについてタイミングオーバーラップ検出手段107によって、隣接ネットとの動作タイミングのオーバーラップを考慮して、オーバーラップのある隣接ネット（配線セグメント）からのクロストーク量のピーク値を、図5のように求めることにより、全てのネットのクロストーク解析が行われる。

【0056】このような動作タイミングを考慮したクロストーク解析の結果、図3の例では、図5に見られるように、隣接するすべてのネットの配線セグメントからのクロストークの和がピーク値となりクロストーク量が 48α （ $> 40\alpha$ ：制限値）となって、ネット211のクロストークエラーが検出される。

【0057】再び図1を参照すると、ディレイゲート挿入手段109が、クロストークエラーを起こしているネット211へのクロストーク量を低減するために、クロストークの影響を及ぼしている隣接ネットの中から動作タイミングをずらして影響を及ぼさなくすることが可能なネットを選択し、そのネットの動作タイミングをずらすように、そのネットの属するパス上にディレイゲートを挿入する。この操作をエラーを解消できるまで繰り返す。

【0058】この場合、エラーネット211について、図5の配線セグメント307、308（これは図2のネット218に属する）からのクロストークを無くすために、図7に示すようにゲート206の入力側ネット217にディレイゲート601が選択/挿入されネット217は602と603に分割される。

【0059】ディレイゲートは、用意されたディレイゲート種類（ディレイゲート種類はディレイゲートの機能名）の中から最適なディレイゲート種類を1つ以上選択し挿入される。このとき、ディレイゲート挿入によるパス遅延時間制限違反が起きないように、遅延解析手段105による検証をしながら選択処理は行われる。挿入結果に基づいて、論理接続情報113は更新され、ネット217の

配線結果313（図3参照）は削除されるが、その経路情報のみは、配置配線結果情報119に保存しておく。

【0060】次に、ディレイゲート配置手段110が、ディレイゲート挿入手段109によって挿入された前記ディレイゲート601を、記憶されている、削除された配線結果313の経路上の挿入候補位置の近傍の配置可能領域に配置することにより、図7に示すようなディレイゲート601の配置結果が得られる。

【0061】また、図7の例では、ディレイゲート601の配置位置に他のネットの配線は存在しないが、他のネットの配線が存在する場合には配線ショートや配線禁止違反を起こすような配線を同時に削除する。

【0062】その後、インクリメンタル配線手段111

$$V_{211} = \alpha \cdot (L_{303}/W_{303} + L_{304}/W_{304} + L_{305}/W_{305} + L_{310}/W_{310})$$

$$= \alpha \cdot (8/1 + 16/2 + 11/1 + 11/1)$$

$$= 33\alpha$$

【0065】図15は、本発明の第2の実施例のクロストークエラー改善方式のブロック図を示す。図1に示した前記第1の実施例との相違は、配置エラー除去手段15

【0066】前記第1の実施例においては、ディレイゲート配置手段110（図15では1510）が、ディレイゲート配置候補位置について配置できない場合に、近傍の配置可能領域を探索していたが、本発明の第2の実施例では、配置エラーを許して候補位置に配置してしまう。

【0067】その後、配置エラー徐々手段1511がディレイゲートの配置位置を優先して配置重なりエラーを起こしているゲートの配置をエラーが無くなるまでずらし、ずらしたゲートにつながっていたネットの配線結果や配置ずらしによって配線ショートや配置禁止違反を起こすネットの配線結果を削除する。そして、削除されたネットの配線をインクリメンタル配線手段1512が行う。

【0068】図16および図17に、本発明の第3の実施例のクロストークエラー改善方式のブロック図を示す。各々図1、図15との違いは、ディレイゲート挿入手段（図1では109、図15では1509）およびディレイゲート配置手段（図1では110、図15では1510）が、図16、図17ではディレイインパクタ挿入手段（図16では1609、図17では1709）およびディレイインパクタ配置手段（図16では1610、図17では1710）に置き換わっていることがある。

【0069】本実施例では、クロストークエラー改善のために選択されパス上ネットに挿入されるのは偶数個のインパクタである。

【0070】図18には、本発明の第4の実施例のクロストークエラー改善方式のブロック図を示す。

【0071】図2に示すような論理接続関係において省略された論理が、例えば図10に示すようになっており、ネット211とネット218が常に同方向動作することが

* が、未配線状態となっているネットとして、この例では、602、603の配線を行い、図8に示すようなクロストークエラーが改善（例では除去）された目的の配線結果801、802が得られる。

【0063】図9は、図8の配置配線結果での動作タイミングとネット211が受けるクロストーク量を表している。挿入されたディレイゲート601によって、配線セグメント307、308の動作タイミングがずれて、ネット211の受けるクロストーク量の最大値は、次式（7）となり、クロストーク量制限値 40α 未満になってエラー除去されたことがわかる。

【0064】

【数3】

…(7)

明白な場合（バッファツリー等の論理においては図のように常に同方向にスイッチング動作することに明白の論理が存在する）を例に説明する。

【0072】従来のレイアウト手法を用いて配置配線処理を行った結果の例として、図3において、ネット211が受けるクロストーク量 $V_{211} = 48\alpha$ （制限値： 40α ）でエラーとなる。

【0073】本実施例のクロストークエラー改善方式において、図18の1801～1807の各手段の動作は、図1の101～107の各手段の動作と同様であるため、その説明を省略する。

【0074】クロストーク解析手段1809は、各ネットについてタイミングオーバーラップ検出手段1807によって隣接ネットとの動作タイミングのオーバーラップを考慮して、さらに同方向ネット検出手段1808により信号の動作方向が常に異方向である隣接ネットについてはクロストーク量を加算しないようにして、タイミングオーバーラップのある隣接ネット（配線セグメント）からのクロストーク量のピーク値を図5のように求めることにより、全てのネットのクロストーク解析が行われる。クロストーク解析の結果、ネット211のクロストークエラーが検出される。

【0075】本実施例が前記第1の実施例と相違する点は、ネット218（配線セグメント307、308）がネット211と常に同方向に動作することが同方向ネット検出手段1808によって検出されていることである。

【0076】次に、図18のインパクタゲート挿入手段1810が、クロストークエラーを起こしているネット211へのクロストーク量を低減するために、クロストークの影響を及ぼしている隣接ネットの中からネット211と常に同方向動作するネットを選択し、そのネットに偶数個のインパクタゲートを挿入する。

【0077】図11の例では、ネット218に2個のイン

パターゲート1101、1102を挿入し、ネット218は1103、1104、1105に分割されている。このようなネットの選択とインバータゲート挿入操作をエラーを解消できるまで繰り返す。このとき、インバータゲート挿入によるパス遅延時間制限違反が起きないように遅延解析手段1805による検証をしながら挿入処理は行われる。挿入結果に基づいて、論理接続情報1814は更新されるが、ネット218の配線結果である配線セグメント307、308、309（図3）の経路情報は配置配線結果情報1820に保存しておく。

【0078】次に、インバータゲート配置手段1811が、インバータゲート挿入手段1810によって挿入された前記インバータゲート1101、1102を記憶されている削除されたネット218の配線経路上の挿入候補位置の近傍の配置可能領域に配置することにより、図12に示すようなインバータゲート1101、1102の配置結果が得られる。この場合の挿入候補位置はネット218の配線経路上でネット211にクロストークの影響を与えている配線セグメントをはさむ位置であり、論理反転によって配線セグメントによるクロストークの影響を打ち消すことができる。

* 20

$$\begin{aligned} V_{211} &= \alpha \cdot (L_{303}/W_{303} + L_{304}/W_{304} + L_{305}/W_{305} + L_{310}/W_{310}) \\ &= \alpha \cdot (3/1 + 16/2 + 11/1 + 11/1) \\ &= 33\alpha \end{aligned}$$

【0083】図19は、本発明の第5の実施例のクロストークエラー改善方式のブロック図を示す。図18に示した前記第4の実施例との相違点は、配置エラー除去手段1912が追加されていることである。

【0084】前記第4の実施例においては、インバータゲート配置手段1911（図18では1811）がインバータゲート配置候補位置について配置できない場合に、近傍の配置可能領域を探索していたが、本実施例では、配置エラーを許して候補位置に配置してしまう。

【0085】その後、配置エラー除去手段1912がインバータゲートの配置位置を優先して配置重なりエラーを起こしているゲートの配置をエラーが無くなるまでずらし、ずらしたゲートにつながっていたネットの配線結果や配置ずらしによって配線ショートや配置禁止違反を起こすネットの配線結果を削除する。そして、削除されたネットの配線をインクリメンタル配線手段1913が行う。

40

【0086】

【発明の効果】以上説明したように、本発明によれば下記記載の効果を奏する。

【0087】本発明の第1の効果は、クロストークエラーを改善した配置配線結果を自動で得ることができることである。

【0088】その理由は、パス遅延解析手段による遅延解析結果からネット動作タイミング検出手段が各ネットの動作タイミングを求め、タイミングオーバーラップ検出手段が各ネット（被検ネット）とその隣接ネットとの

* 【0079】図12の例ではインバータゲート1101、1102の配置位置に他のネットの配線は存在しないが、存在する場合には配線ショートや配線禁止違反を起こすような配線を同時に削除する。

【0080】その後、図18のインクリメンタル配線手段1812が、未配線状態となっているネットとして例では、1103、1104、1105の配線を行い、図13に示すようなクロストークエラーが改善（例では除去）された目的の配線結果1301、1302、配線セグメント1303、1304、1305が得られる。

10

【0081】図14は、図13の配置配線結果での動作タイミングとネット211が受けるクロストーク量を表している。挿入されたインバータゲート1101、1102によって論理が反転し、図13の配線セグメント1303、1304（図3の307、308と同等）のクロストークの影響が0となり、結果ネット211の受けるクロストーク量の最大値は、次式（8）となり、クロストーク量制限値 40α 未満になってエラー除去されたことがわかる。

【0082】

【数4】

…(8)

動作タイミングのオーバーラップを検出して、クロストーク解析手段がクロストーク解析用ライブラリ情報を用いてタイミングオーバーラップのある隣接ネットから被検ネットへのクロストーク量を計算しクロストークエラーを起こしているネットを検出し、ディレイゲート挿入手段がクロストークエラーを起こしている被検ネットとタイミングオーバーラップのある隣接ネットあるいは隣接ネットの属するパス上のネットに対してクロストークエラーを改善可能でかつその隣接ネットの属するパスの遅延時間制限を満足可能な1つ以上のディレイゲートをタイミングオーバーラップを無くすように挿入し、ディレイゲート配置手段が挿入されたディレイゲートをそのネットの実配線結果の経路上もしくはその近傍の配置可能な場所であつ被検ネットのクロストークエラーの改善可能な位置に配置し、インクリメンタル配線手段がディレイゲートの挿入と配置によって分割されたネットの配線およびディレイゲートの挿入と配置によって影響を受ける（配線ショート等の設計規則エラーを起こす）他のネットの再配線を行うからである。

【0089】本発明の第2の効果は、遅延エラーを改善するために挿入するゲート／インバータの追加による配線収容性の悪化や、消費電力の増加は最小限に抑えられる、ということである。

【0090】その理由は、クロストークエラーを改善するために必要なだけのゲート／インバータのみ挿入するためである。

50

【0091】本発明の第3の効果は、クロストークエラーの改善に要する時間も短く、新たなクロストークエラーも発生しない、ということである。

【0092】その理由は、初期レイアウト結果に対するインクリメンタルな配置配線処理を行うため、処理時間の増加も少なく精度の高いクロストークエラー改善が実現できるからである。

【0093】本発明の第4の効果は、疑似エラーを排して、より精度の高いクロストークエラーの改善が可能ということである。

【0094】その理由は、信号の動作タイミング／動作方向を考慮したクロストークエラーの検出とその改善を自動で行うからである。

【図面の簡単な説明】

【図1】本発明の一実施例のクロストークエラー改善方式のブロック図である。

【図2】本発明の実施例を説明するための図であり、論理接続情報の一例を示す図である。

【図3】図2の論理接続情報についての従来技術による配置配線結果の例である。

【図4】本発明の実施例を説明するための図であり、クロストーク解析の対象となるネット（被検ネット）とそれに隣接する配線セグメントの一例を示す図である。

【図5】図3の配置配線結果における隣接ネットの動作タイミングとクロストーク量、被検ネットの動作タイミングと受けるクロストーク量のグラフである。

【図6】本発明の実施例を説明するための図であり、図2の論理接続情報に対して、ディレイゲート挿入手段によりディレイゲートが挿入された結果の論理接続情報の一例を示す図である。

【図7】本発明の実施例を説明するための図であり、ディレイゲート配置手段がディレイゲートを配置した配置結果の例を示す図である。

【図8】本発明の実施例を説明するための図であり、図7の配置結果に対するインクリメンタル配線手段による*

*配線結果の例を示す図である。

【図9】本発明の実施例を説明するための図であり、図8の配置配線結果における隣接ネットの動作タイミングとクロストーク量、被検ネットの動作タイミングと受けるクロストーク量のグラフである。

【図10】本発明の第2の実施例を説明するための図であり、論理接続情報の一例を示す図である。

【図11】本発明の第2の実施例を説明するための図であり、図10の論理接続情報に対して、インバータ挿入手段によりインバータゲートが挿入された結果の論理接続情報の例を示す図である。

【図12】本発明の第2の実施例を説明するための図であり、インバータゲート配置手段がインバータを配置した配置結果の例を示す図である。

【図13】本発明の第2の実施例を説明するための図であり、図12の配置結果に対するインクリメンタル配線手段による配線結果の例を示す図である。

【図14】本発明の第2の実施例を説明するための図であり、図13の配置配線結果における隣接ネットの動作タイミングとクロストーク量、被検ネットの動作タイミングと受けるクロストーク量のグラフである。

【図15】本発明の第2の実施例のクロストークエラー改善方式のブロック図である。

【図16】本発明の第3の実施例のクロストークエラー改善方式のブロック図である。

【図17】本発明の第3の実施例のクロストークエラー改善方式のブロック図である。

【図18】本発明の第4の実施例のクロストークエラー改善方式のブロック図である。

【図19】本発明の第5の実施例のクロストークエラー改善方式のブロック図である。


【符号の説明】

202、203、206、207 ゲート


201、204、205、208 フリップフロップ

209～222 ネット

【図2】




【図 4】




c, d: 附註距離 (W I)

Figure 1 is a schematic diagram of a wiring layout. The diagram shows a central horizontal line with several vertical branches. On the left, there are two gate components labeled 202 and 206, each with pins P3 and P4. Below them are components 207 and 203, each with pins P3 and P4. These are connected to various wiring segments labeled 301 through 313. A scale bar in the top right corner indicates a length of 1 unit.


【図5】




【図6】




【図7】




【图8】




【図9】




【図 1 1】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】



【図19】

